04mm05mm Pitch WLP를 위한 고밀도 PCB 설계 가이드

전자 기기가 소형화, 고성능화, 저전력화 추세로 나아가면서, 웨이퍼 레벨 패키지(WLP) 기술은 뛰어난 크기 이점, 우수한 전기적 성능 및 열 특성으로 인해 모바일 장치, 웨어러블, IoT 애플리케이션 및 기타 까다로운 분야에서 널리 채택되고 있습니다. 그러나 WLP 패키징은 특히 0.4mm 및 0.5mm의 초미세 볼 피치를 다룰 때 인쇄 회로 기판(PCB) 설계에 전례 없는 과제를 제시합니다. 이 보고서는 0.4mm/0.5mm 피치 WLP PCB 설계에 대한 중요 고려 사항, 실용적인 설계 기법, 잠재적인 문제 및 해결책을 포괄적으로 검토합니다.

웨이퍼 레벨 패키징은 다이싱 전에 웨이퍼 상에서 직접 패키징 공정을 완료하는 기술을 나타냅니다. 이 접근 방식은 다음과 같은 상당한 이점을 제공합니다.

• 크기 최소화: WLP 치수는 칩 크기와 거의 일치하여 추가 기판 요구 사항을 제거합니다.
• 향상된 전기적 성능: 상호 연결 길이 감소로 기생 인덕턴스 및 커패시턴스 감소
• 개선된 열 관리: 칩 직접 노출로 열 방출 개선
• 비용 절감: 간소화된 공정 및 재료 사용 감소로 패키징 비용 절감

WLP 패키징은 여러 구성으로 제공됩니다.

• 팬인 WLP: 볼이 칩의 활성 영역 내에 위치하여 최소 패키지 크기 유지
• 팬아웃 WLP: 재배선 레이어(RDL)를 사용하여 칩 영역을 넘어선 연결 확장
• eWLB (임베디드 웨이퍼 레벨 BGA): RDL 처리 전에 에폭시 수지 내에 칩 통합

WLP PCB 설계의 기초는 정밀한 패드 구성에 있으며, 두 가지 주요 접근 방식이 있습니다.

솔더 마스크 정의(SMD) 패드:

• 장점: 향상된 패드 접착력 및 신뢰성
• 단점: 구리 접촉 면적 및 라우팅 공간 감소

비 솔더 마스크 정의(NSMD) 패드:

• 장점: 더 큰 연결 면적 및 라우팅 유연성
• 단점: 낮은 기계적 강도

피치(볼 중심 간 거리)는 설계 제약을 근본적으로 결정합니다.

0.5mm 피치: 약 19.7mil 간격을 제공하여 1oz 구리(220mA 용량)로 4mil 트레이스 허용

0.4mm 피치: 15.7mil 간격만 제공하여 트레이스를 2.7mil 너비(160mA 용량)로 제한

트레이스 전류 용량은 너비와 구리 두께에 따라 달라집니다.

• 1oz 구리: 저전류 애플리케이션에 적합
• 2oz 구리: 중간 전류 요구 사항 수용
• 3oz 구리: 고전류 애플리케이션에 필요

고밀도 설계에는 정교한 비아 접근 방식이 필요합니다.

• 스루홀 비아: 기본적이지만 공간을 많이 차지함
• 블라인드/버로우드 비아: 공간 절약형이지만 비용이 더 높음
• 마이크로비아: 최대 밀도를 위한 레이저 드릴링 솔루션

중요 고려 사항은 다음과 같습니다.

• 임피던스 제어(50Ω 단일 종단, 100Ω 차동)
• 적절한 종단을 통한 반사 최소화
• 적절한 간격을 통한 누화 감소

기존 라우팅이 불충분할 경우:

• 레이저 드릴링 마이크로비아: 고비용 정밀 솔루션
• 엇갈린 볼 배열: 추가 라우팅 공간 생성
• 부분 볼 배열 활용: 라우팅 완화를 위한 전략적 핀 생략

필수적인 검증 프로세스는 다음과 같습니다.

• 설계 규칙 검사(DRC)
• 신호 무결성 시뮬레이션
• 열 분석
• 프로토타입 테스트

성공적인 0.4mm/0.5mm 피치 WLP PCB 설계는 패드 유형, 정밀한 트레이스 너비 계산 및 라우팅 문제에 대한 혁신적인 솔루션에 대한 신중한 고려가 필요합니다. 이러한 지침을 구현함으로써 엔지니어는 현대의 소형화된 전자 장치의 요구 사항을 충족하는 고성능의 신뢰할 수 있는 설계를 달성할 수 있습니다.